Fpga Based Trading ระบบ

แบ่งปันหน้านี้ Framework ช่วยเพิ่มความเร็วในการพัฒนาแอพพลิเคชั่นของระบบการเงินที่มีความยาวคลาดต่ำ นับตั้งแต่การถือกำเนิดของการซื้อขายทางอิเล็กทรอนิกส์การแข่งขันความเร็วก็เกิดขึ้นเพื่อสร้างแพลตฟอร์มการซื้อขายที่เร็วและฉลาดที่สุด เวลาตอบสนองลดลงจากวินาทีเป็นมิลลิวินาทีไปเป็นไมโครวินาที ไดรฟ์สำหรับเวลาตอบสนองของไมโครวินาทีและเวลาย่อยไมโครวินาทีไม่สามารถทำได้กับซอฟต์แวร์หรือสถาปัตยกรรมฮาร์ดแวร์แบบดั้งเดิมซึ่งเป็นข้อเท็จจริงที่ขับเคลื่อนการใช้เทคโนโลยี Field Gateway (FPGA) ในระบบป้องกันการบุกรุกแบบ ultralow ได้ เพื่อลดความเสี่ยงในการพัฒนาโค้ดภาษาคำอธิบายฮาร์ดแวร์ (FPGA Ethernet card) ในขณะเดียวกันก็ช่วยลดเวลาในการพัฒนาด้วย AdvancedIO ได้บุกเบิกการใช้เฟรม FPGA สำหรับการสื่อสารแบบ 10 กิกะบิตอีเธอร์เน็ต (10GE) ชุดเครื่องมือสำหรับพัฒนาชุดเครื่องมือการพัฒนา ExpressIOG ของ AdvancedIO มีโครงสร้างพื้นฐานที่จำเป็นเพื่อให้แน่ใจว่ามีการใช้งานบริการทางการเงินอย่างรวดเร็วและช่วยให้สามารถพกพาการ์ด FPGA รุ่นล่าสุดได้อย่างไร้รอยต่อ - Rafeh Hulays, PhD, รองประธานฝ่ายพัฒนาธุรกิจ, AdvancedIO Systems Inc. ข้อมูลเพิ่มเติมระบบการซื้อขายของ Mercury Minervas FPGA ใช้ความเร็วในการขยายการใช้งานของรัฐบาลและทหารเผยแพร่ครั้งแรกเมื่อวันที่ 5 มีนาคม 2014 Gunslinger HFT system 2.0 release สามารถใช้งานได้ถึง 750 nanosecond event detection - to-trade latency โดยใช้ AOE Solarflare กับ Altera Stratix FPGA Carmel IN Mercury Minerva ได้ปล่อยเวอร์ชั่น 2.0 ของ Gunslinger HFT 1.0 High Frequency Trading System อธิบายได้เร็วกว่า 25 เวอร์ชันใหม่ที่รันด้วยความเร็ว 750 นาโนวินาที ความล่าช้าวัดจากเวลาที่เหตุการณ์ข้อมูลการตลาดที่น่าสนใจมาถึงการ์ดอินเทอร์เฟซเครือข่าย Solarflare จนกว่าจะมีคำสั่งแรกของคำสั่งปรากฏบนสาย เหตุการณ์ข้อมูลตลาดทั่วไป (เช่นข้อความที่เปิดไว้ล่วงหน้าของตลาด) เกี่ยวกับฟีดข้อมูล 10 GB ที่มีอยู่จะสตรีมในช่วงเวลา 15 nanosecond การตอบสนองโดยอัตโนมัติต้องเกิดขึ้นภายใต้ไมโครวินาทีเพื่อเพิ่มอัตราการเติมเต็มกลยุทธ์ การสั่งซื้อคำสั่งซื้อ 100 ครั้งขึ้นไปต่อเหตุการณ์ในตลาดไม่ใช่เรื่องแปลกและได้รับการสนับสนุนอย่างเต็มที่จากซอฟต์แวร์ Gunslinger ที่ทำงานบนระบบ Mercury Minerva Trading ระบบ Mercury-Minervas เป็นแพลตฟอร์มความถี่สูงที่มีความแข็งสำหรับการซื้อขายการปฏิบัติตามและการรักษาความปลอดภัยด้วยการกำหนดค่าอย่างง่ายและใช้งานง่ายที่สุด พวกเขาสร้างขึ้นจาก COTS (commercial off the shelf) ได้แก่ แชสซี 4U ของ Dell, แอพพลิเคชัน Offload Engine PCIe ของ Solarflare Application Server, Altera Stratix V FPGAs, การประมวลผล Impulse Accelerated Technologies C ถึง FPGA และ Altera Quartus กลยุทธ์นี้ช่วยเพิ่มผลตอบแทนจากการลงทุนของระบบเนื่องจากเทคโนโลยีเครือข่ายและการประมวลผลยังคงพัฒนาต่อไป คุณสมบัติใหม่อื่น ๆ ใน Gunslinger HFT 2.0 ได้แก่ : กลยุทธ์ middot Multiple triggering ช่วยให้ผู้ใช้สามารถเสียบโมดูลการตรวจจับเหตุการณ์หลาย ๆ อย่างในเวลาบูตและเปลี่ยนไปใช้งานได้ตามต้องการเวลาทำงาน middot รีเฟรชข้อความสั่งซื้อได้ถูกตัดให้ใกล้เคียงกับความเร็วสาย ใช้เวลาเพียง 2.3 microseconds ในการรีเฟรชกรณีที่เลวร้ายที่สุดของเทมเพลตการสั่งซื้อ FPGA ด้วยลำดับเดียว 560 ไบต์โดยเฉพาะเพียง 840 nanosecond เพื่อฟื้นฟู โดยใช้เซสชันการซื้อขายหลายรายการบนพอร์ตสลับระบบจะช่วยให้สามารถเก็บเทมเพลตคำสั่งได้ถึง 16 เทมเพลตในปัจจุบันแม้จะมีเหตุการณ์ทริกเกอร์หลายรายการในระหว่างบล็อกข้อความข้อมูลตลาดเดียวก็ตาม middot OpenOnload Integration ทำให้ไม่จำเป็นต้องบูรณาการ TOE ที่มีราคาแพงและแฝง (TCP Offload Engine) เข้ากับตรรกะ FPGA รวมทั้งให้ความเร่งสำหรับการดำเนินงานของเครื่องยนต์เทรดดิ้งที่ไม่ได้ถูกลดทอนไปยัง FPGA การรวมแอ็พพลิเคชันแบบง่ายมีให้โดย Gunslinger-API ใหม่ API ทำให้ข้อสรุปของการใช้ FPGA โปร่งใสแก่ผู้ใช้ นอกจากนี้การผสานรวมอย่างแน่นหนาใน OpenOnload ช่วยลดการปรับแต่งแอ็พพลิเคชันที่ต้องการ ลูกค้ารุ่นเบต้าหนึ่งของ Gunslinger API ใหม่สามารถเบ็ด Gunslinger เข้าสู่เครื่องมือทางการค้าที่มีอยู่ภายในเวลาไม่ถึงหนึ่งวันทำการ สำหรับโซลูชันการแข่งขันจำนวนมากนี้เป็นกิจกรรมที่มีมานานหลายเดือน ในข้อมูลที่เกี่ยวข้องลูกค้าของรัฐบาลได้เริ่มต้นใช้ระบบการสุ่มตัวอย่างของระบบนี้เพื่อตรวจสอบอีเธอร์เน็ตต่ำแฝง ปรากฎว่าเทคโนโลยีนี้ใช้กับงานหลาย mil และงานของรัฐบาลรวมทั้งงานเหมืองข้อมูลเชิงพาณิชย์ด้วย Metamako เปิดสวิตช์เลเยอร์ 1 ชั้น 96 พอร์ต MetaConnect 96 มีอุปกรณ์แอบแฝงต่ำ 96 พอร์ตสำหรับตลาดการเงินต่ำ Exegy เปิดตัวบริการข้อมูลผู้ให้บริการข้อมูลการตลาด Exegy เปิดตัวบริการขายสินค้าสำหรับตลาดข้อมูลตลาดโดยตรงจากตลาดหุ้นสหรัฐฯสินค้าโภคภัณฑ์และตลาดตราสารอนุพันธ์ในสหรัฐฯ R. J. Obrien จำกัด เลือก BSO สำหรับการเชื่อมต่อ R. J. บริษัท OBrien Limited ได้เลือก BSOs แหวนเครือข่ายความไวต่ำ 10G สำหรับการเชื่อมต่อหลักของโลก ยังคงมีอย่างต่อเนื่องรายการที่เกี่ยวข้อง Flash Crash arrest ignites อุตสาหกรรมความสงสัยระบบ Mercury-Minerva ออก GunslingerHFT Impulse C รวมกับ SolarField AOE โปรแกรมการ์ดเครือข่ายอินเตอร์เฟซรายการยอดนิยม DTCC amp ดิจิตอลสินทรัพย์ย้ายไประยะที่สองของการทดลอง blockchain Blockchain ผู้ให้บริการ SETL เปิดสำนักงานปารีส Startupbootcamp เปิดตัวโปรแกรม FinTech ในเม็กซิโก ข้อสงสัยใหม่เกี่ยวกับการควบกิจการของ LSE Deutsche Boerse ITG เปิดตัวโซลูชันบัญชี Payment Payment แบบเบ็ดเตล็ด CQG เชื่อมต่อกับ Warsaw Stock Exchange เพื่อการซื้อขายสัญญาซื้อขายล่วงหน้า Copyright copy Automated Trader Ltd 2017 - Strategies Compliance TechnologyFPGAs - Parallel Perfection FPGAs (Field Programmable Gate Arrays) แต่ในขณะที่การขยับขยายของข้อมูลในการซื้อขายแบบอัตโนมัติจะยังคงทวีความรุนแรงมากขึ้นเรื่อย ๆ พวกเขาอาจเป็นแนวคิดที่มีเวลามาเจรจากับ Alistair MacArthur วิศวกรอาวุโสด้านการวิจัยของ Celoxica ซึ่งกล่าวถึงเทคโนโลยี FPGA ในปัจจุบันและระบุถึงศักยภาพของงานต่างๆเช่นการแยกวิเคราะห์อัลกอริทึม c ข่าวฟีด เพียงเท่าใด FPGAs เป็นแนวคิดเทคโนโลยีมากกว่ายี่สิบปี แนวคิดเดิมได้รับการพัฒนาโดยผู้ก่อตั้ง Xilinx - Ross Freeman และ Bernie Vonderschmitt - ในปี 1984 Ross Freemans คิดว่าแทนที่จะใช้โปรเซสเซอร์ทั่วไปและเขียนซอฟต์แวร์เพื่อรันบนเครื่องนี้หนึ่งสามารถปรับแต่งชิปอิเล็กทรอนิกส์เพื่อทำเฉพาะได้ งานโดยการเขียนโปรแกรมโดยตรง ผลการคำนวณโปรแกรมจะถูกนำมาใช้ในฮาร์ดแวร์มากกว่าซอฟต์แวร์ ชื่อทั่วไปของชิปชนิดนี้คือ Programmable Logic Device (PLD) ซึ่งเป็นชุดย่อยของ FPGAs ดังนั้นสิ่งที่ชิพ FPGA มีอยู่จริงนั่นคือรูปแบบที่ซับซ้อนของหน่วยความจำแบบสุ่ม (SRAM) ซึ่งเป็นหน่วยความจำที่ใช้กันอย่างแพร่หลายสำหรับแคชชิพบนโปรเซสเซอร์คอมพิวเตอร์ทั่วไป แม้ว่า FPGA ที่ทันสมัยสามารถมีส่วนประกอบเพิ่มเติมได้ แต่ส่วนประกอบหลักสามส่วน ได้แก่ รีจิสเตอร์เครื่องกำเนิดไฟฟ้าฟังก์ชัน (หรือที่เรียกว่า look up tables or LUTS) และนาฬิกา FPGA เครื่องกำเนิดไฟฟ้าแต่ละฟังก์ชันประกอบด้วยชุดตรรกะประตู 1 โดยทั่วไปแล้วจะมีการวางเอาไว้ดังนั้นจึงมีอินพุต 4 เอาต์พุตหนึ่งพอร์ตและพอร์ตกำหนดค่าซึ่งกำหนดค่าตรรกะเกท แนวคิดพื้นฐานของการดำเนินงานคือเครื่องกำเนิดไฟฟ้าแต่ละฟังก์ชันสามารถกำหนดค่าเพื่อให้ได้ผลผลิตเฉพาะสำหรับชุดข้อมูลอินพุตที่กำหนด นี้อาจจะคิดว่าเป็นตารางความจริง เช่นเครื่องกำเนิดไฟฟ้าฟังก์ชัน 4 อินพุตสามารถใช้การจับคู่ไบนารี 2 บิต รีจิสเตอร์เป็นเซลล์จัดเก็บข้อมูลเดี่ยวที่สามารถจัดเก็บข้อมูลได้เพียงหนึ่งบิต (เช่น 0 หรือ 1) อย่างไรก็ตามเช่นเดียวกับประตูตรรกะในเครื่องกำเนิดไฟฟ้าฟังก์ชันสามารถกำหนดค่าได้โดยโปรแกรมเมอร์การลงทะเบียนสามารถรวมกันในส่วนที่เหมือนกันของหน่วยความจำเช่น 8, 32 หรือ 64 บิต นาฬิกา FPGA ควบคุมจำนวนครั้งต่อวินาทีที่เครื่องกำเนิดไฟฟ้าแต่ละฟังก์ชันและรีจิสเตอร์สามารถรับอินพุทและสร้างเอาท์พุทได้ FPGA ที่ผลิตได้เร็วที่สุดระหว่าง 200 ถึง 400 MHz ดังนั้นเครื่องกำเนิดไฟฟ้าและรีจิสเตอร์จึงสามารถประมวลผลอินพุทระหว่าง 200 ม. ถึง 400 เมตรต่อวินาที ตระกูล Chip Xilinx Virtex 5 FPGA มากมายของโปรเซสเซอร์คอมพิวเตอร์มาตรฐานมีนาฬิกาที่เร็วกว่านั้นมากดังนั้นที่จะเป็นข้อได้เปรียบด้านประสิทธิภาพในการใช้ FPGA ความแตกต่างที่สำคัญคือซีพียูธรรมดาเดียวสามารถประมวลผลคำสั่งเดียวต่อรอบนาฬิกาได้ ในทางตรงกันข้าม FPGA สามารถกำหนดค่าเป็นโปรเซสเซอร์เสมือนหลายตัวที่สามารถทำงานแบบขนานได้ บาง FPGA ขนาดใหญ่อาจมีเครื่องกำเนิดไฟฟ้าและการลงทะเบียนนับล้านเครื่องดังนั้นการกำหนดค่าสำหรับงานการประมวลผลแบบง่ายๆเช่นการจับคู่สตริงข้อความสั้น ๆ อาจส่งผลให้ FPGA ยอมนับหมื่นของโปรเซสเซอร์เสมือน การกำหนดค่าเช่นนี้จะเร็วกว่าดุลพินัยความเร็วนาฬิกาหลายสิบหรือสิบห้า ประเด็นอื่น ๆ ที่ควรระลึกไว้ก็คือ FPGA สามารถข้ามความแฝงของระบบได้หลายอย่าง กับโปรเซสเซอร์แบบเดิมคุณอาจได้รับฟีดข่าวที่คุณกำลังประมวลผลผ่านทางซ็อกเก็ต TCP บนชิป Ethernet แต่จะต้องผ่านเลเยอร์ MAC จากนั้นเป็นชิพ North Bridge จากนั้นจึงไปยังบัสหลักของโปรเซสเซอร์แล้วขัดจังหวะ ได้รับการตั้งค่าสถานะแล้วข้อมูลทั้งหมดจะต้องถูกโอนย้ายเข้าไปในพื้นที่ของผู้ใช้ สิ่งเหล่านี้ทั้งหมดสามารถทำได้อย่างรวดเร็ว แต่ยังมีขั้นตอนมากมายที่จะไม่สามารถใช้กับ FPGA ได้ ทำไมไม่นี้เป็นหน้าที่ของวิธีการเชื่อมต่อกับระบบ FPGAs ที่มีจำนวนมากจะทำอย่างไรกับมันใช่ ในสภาพแวดล้อมการผลิตที่ครอบคลุมกิจกรรมทางการค้าที่มีขั้นตอนการดำเนินการที่ผิดกฎหมาย FPGA มักจะพบในการ์ด PCI หรือ PCI-X โดยมีการ์ดที่ติดตั้ง FPGA จาก Xilinx และ Altera นวัตกรรมล่าสุดล่าสุดคือการวาง FPGA ไว้ในโมดูลโปรเซสเซอร์ซึ่งเสียบเข้ากับเมนบอร์ดของคอมพิวเตอร์โดยตรง (โมดูลเหล่านี้ผลิตขึ้นโดย บริษัท เช่น DRC Computer และสามารถใช้ได้เฉพาะกับเมนบอร์ดมัลติโปรเซสเซอร์ AMD ที่สนับสนุนเทคโนโลยี HyperTransport เท่านั้น) หาก FPGA ติดตั้งอยู่บนการ์ด PCI แล้วปัญหาที่เกิดขึ้นคือความเร็วของการเชื่อมต่อ PCI อย่างไรก็ตามการถือกำเนิดของมาตรฐาน PCI-X - ด้วยอัตราการถ่ายโอนข้อมูลสูงสุดที่ 4.26 GBsec (PCI-X 533) - ทำให้ปัญหานี้น้อยลงมาก นอกจากนี้ FPGA ที่ติดตั้งอยู่บนการ์ด PCI ยังสามารถป้อนข้อมูลได้โดยตรงจากซ็อกเก็ตอีเธอร์เน็ตที่ติดตั้งอยู่บนแผ่นด้านหลังของการ์ดโดยสมบูรณ์ผ่านทางบัส PCI FPGA ที่ติดตั้งตัวประมวลผลแบบร่วมจะมีช่องทางการเข้าถึงที่รวดเร็วยิ่งขึ้นโดยมีเวอร์ชั่น 3.0 ของข้อกำหนด HyperTransport ทำให้อัตราการถ่ายโอนข้อมูลสูงถึง 41.6 GBsec การกำหนดค่าอย่างเป็นธรรมในที่นี้คือการใช้เมนบอร์ด AMD dual processor กับโปรเซสเซอร์ CPU ทั่วไปที่ติดตั้งในซ็อกเก็ตเดียวและตัวประมวลผล FPGA ที่ติดตั้งอยู่ในตัวอื่น ๆ ประโยชน์เพิ่มเติมของวิธีนี้คือ FPGA co-processor สามารถเข้าถึงหน่วยความจำหลักของระบบได้โดยตรง ดังนั้นเมื่อทดสอบอัลกอริทึมที่ใช้ข่าวฐานข้อมูลข่าวสารที่มีขนาดใหญ่และคำค้นหาใด ๆ สามารถโหลดลงในหน่วยความจำหลักโดยตรงและเข้าถึงได้อย่างรวดเร็วจากที่นั่นด้วยตัวประมวลผลร่วมของ FPGA DRC Processor Socket FPGA สิ่งนี้มีความหมายในทางปฏิบัติดีเท่าที่เราได้เห็นกับพัฒนาการเช่นการประกาศข่าวและจดหมายเหตุของ Dow Jones Newswires สำหรับแอ็พพลิเคชันอัลกอริทึมการประมวลผลข้อความกำลังได้รับความสำคัญอย่างมากในการซื้อขายแบบอัลกอริทึม แม้ว่าเราอาจยังไม่ถึงจุดที่โมเดลจะตีราคาสายข่าวเพียงอย่างเดียว แต่ก็ยังมีงานที่ต้องดำเนินการในการรวมข่าวการไหลเข้าสู่รูปแบบอัลกอริทึม ความคล้ายคลึงกันของ FPGAs เหมาะอย่างยิ่งกับการแยกวิเคราะห์ข้อความความเร็วสูงที่จำเป็นสำหรับแนวทางนี้ซึ่งคุณอาจตรวจสอบฟีดข่าวหลายฉบับสำหรับชุดคำหลักจำนวนมากที่เกี่ยวข้องกับหลักทรัพย์ที่อาจเป็นพัน ๆ การแก้ปัญหาในระดับนี้โดยใช้คอมพิวเตอร์โปรเซสเซอร์แบบเดิมจะไม่มีประสิทธิภาพและเกือบจะต้องใช้โปรเซสเซอร์หลายตัวหากต้องสำเร็จตามกำหนดเวลา แม้ว่าความพร้อมของโปรเซสเซอร์แบบ dual-core จะช่วยได้ แต่ก็ยังคงมองว่าการลงทุนฮาร์ดแวร์ที่มีขนาดใหญ่พอสมควรเพื่อให้เกิดการดำเนินการแบบคู่ขนานที่เหมือนกันและค่าไฟฟ้าที่ใหญ่ขึ้น สามารถใช้เทคโนโลยีการจัดกลุ่มหรือกริดเพื่อเข้าถึงขีดความสามารถที่ไม่ได้ใช้งานได้ แต่จะทำให้เกิดคำถามเกี่ยวกับค่าใช้จ่ายแบนด์วิดท์และการประสานข้อมูลการสื่อสาร นอกจากนี้จำเป็นต้องมีเซิร์ฟเวอร์ส่วนกลางเพิ่มเติมเพื่อที่จะสร้างความสมดุลและกระจายงานในโปรเซสเซอร์อื่น ๆ ในท้ายที่สุดถ้าการประเมินการแสดงผลปกติหลายครั้ง (เช่นในการประมวลผลข้อมูลสำหรับการซื้อขายแบบอัลกอริธึม) การใช้โปรเซสเซอร์แบบเดิมจะคล้ายกับการใช้ค้อนขนาดใหญ่ที่ไม่มีประสิทธิภาพในการแตกน็อต . FPGA สามารถกำหนดค่าเป็นโปรเซสเซอร์เสมือนหลายตัวที่สามารถทำงานแบบขนานได้ เทคโนโลยีจะเปรียบเทียบอย่างไรเมื่อความซับซ้อนของนิพจน์ที่ได้รับการประเมินเพิ่มขึ้นตัวอย่างเช่นการค้นหาฟีดข่าวสำหรับการแสดงออกปกติหลายครั้งส่งผลให้มีการแสดงผลอย่างมีนัยสำคัญสำหรับ FPGA หรือซีพียูวัตถุประสงค์ทั่วไปมีความแตกต่างอย่างมาก ประสิทธิภาพของ CPU แบบดั้งเดิมจะลดลงเมื่อเทียบกับ FPGA ในขณะที่ตัวเลขที่แน่นอนขึ้นอยู่กับแต่ละสถานการณ์เป็นค่าประมาณที่เหมาะสมที่จะบอกว่าเมื่อถึงเวลาที่คุณกำลังประเมินเพียงแค่ห้าสิบนิพจน์ทั่วไปซีพียูแบบเดิมจะมีเวลาในการประมวลผลมากกว่า 100 เท่าของ FPGA ที่เทียบเคียง Altera Stratix II ชิป GX FPGA ดังนั้นทำไม FPGAs จึงสามารถเจาะตลาดการเงินในปัจจุบันได้เพียงเล็กน้อยดังนั้นเมื่อเร็ว ๆ นี้ FPGA จึงกลายเป็นทางเลือกที่มีประสิทธิภาพและราคาไม่แพงสำหรับ CPU ของดิบ ด้วยการถือกำเนิดของ PCI-X และ HyperTransport คอขวดการสื่อสารได้รับการเอาชนะและด้วย C-based เครื่องมือการเขียนโปรแกรมซอฟต์แวร์สำหรับ FPGAs สุกนักพัฒนาซอฟต์แวร์สามารถตั้งโปรแกรมฮาร์ดแวร์ในสภาพแวดล้อม C-based ที่คุ้นเคย นอกจากนี้ผมคิดว่าผู้คนมีแนวโน้มที่จะยึดมั่นในเทคโนโลยีคอมพิวเตอร์แบบเดิม ๆ ด้วยเหตุผลหลายประการนั่นคือเหตุผลหลักประการหนึ่งคือความสบายใจคนทั่วไปชอบที่จะอยู่กับเทคโนโลยีที่พวกเขารู้จักอยู่แล้ว ถือเป็นความเสี่ยงน้อยสำหรับทั้งองค์กรและสำหรับพวกเขาในแง่ของอาชีพ ที่นำไปใช้กับบทบาททางธุรกิจและเทคโนโลยีดังนั้นผู้จัดการสายธุรกิจพยายามที่จะประกาศข่าวประจักษ์พยานของ FPGAs จะพบกับความต้านทานจากแผนกไอทีที่อาจไม่เข้าใจเทคโนโลยีและในความรู้สึกรู้สึกถูกคุกคาม (นั่นคือเหตุผลหนึ่งที่ FPGAs ยังคงมีแนวโน้มที่จะถูกมองว่าเป็นเทคโนโลยีก่อกวน) ปัญหาอื่น ๆ สำหรับคนจำนวนมากที่อาจจะเตรียมที่จะใช้ FPGAs ก็คือหลาย บริษัท ที่ให้บริการในพื้นที่ที่ค่อนข้างใหม่ andor ขนาดเล็ก พวกเขาจึงถูกมองว่าเป็นความเสี่ยงสูงกว่าซัพพลายเออร์โดยเฉพาะอย่างยิ่งเมื่อเทียบกับชื่ออุตสาหกรรมที่มีมายาวนานที่ขายเทคโนโลยีแบบเดิม มีผู้เข้าร่วมตลาดรายใหญ่ ๆ ที่ใช้ FPGAs ใช่หรือไม่ - ผู้เข้าร่วมบางคนมีส่วนร่วมกับเราเพื่อเพิ่มความสามารถในการประมวลผลแบบขนานของ FPGA สำหรับกระบวนการซ้ำที่สามารถได้รับประโยชน์จากความเท่าเทียม ตัวอย่างเช่นเรากำลังเผชิญกับธนาคารเพื่อการลงทุนรายใหญ่หลายแห่งที่ใช้ FPGA สำหรับการจำลองแบบมอนติคาร์โลเป็นส่วนหนึ่งของกระบวนการบริหารความเสี่ยง การเพิ่มประสิทธิภาพที่เป็นไปได้เมื่อใช้ FPGA สำหรับปัญหาประเภทนี้อาจเป็นรูปธรรม ตัวอย่างเช่นเราเพิ่งเสร็จสิ้นการใช้ต้นแบบของรูปแบบการกำหนดราคาตัวเลือกสำหรับธนาคารเพื่อการลงทุนรายหนึ่งซึ่งทำงานได้เร็วกว่า FPGA 400 เท่าเมื่อเทียบกับโปรเซสเซอร์ทั่วไปรวมถึงการใช้พลังงานน้อยลงอย่างมาก FPGA จะทำการค้นหาข้อความเป็นส่วนหนึ่งของรูปแบบอัลกอริทึมอย่างไรที่ผมได้กล่าวมาก่อนหน้านี้แต่ละคู่ของอินพุทไปยังเครื่องกำเนิดไฟฟ้าฟังก์ชัน FPGA สามารถเปรียบเทียบสองบิตได้ รหัส ASCII สำหรับตัวอักษรของตัวอักษรประกอบด้วยแปดบิตตัวอย่างเช่นตัวพิมพ์ใหญ่ A จะแสดงเป็นเลขฐานสองเป็น 01000001 ดังนั้นเป็นตัวอย่างที่ง่ายมากถ้าคุณต้องการตรวจสอบกระแสข่าวสำหรับการปรากฏตัวของจดหมาย A คุณ จะต้องใช้เครื่องกำเนิดไฟฟ้าสี่เครื่อง (แปดคู่ของปัจจัยการผลิต) เชื่อมต่อกับเครื่องกำเนิดไฟฟ้าฟังก์ชันเดียวต่อไป นอกจากนี้คุณยังต้องใช้การลงทะเบียนแบบหนึ่งบิตสิบหกเพื่อเก็บข้อมูลขาเข้าจากฟีดข่าวและค่าการค้นหาที่ต้องการที่คุณป้อน (แปดบิตสำหรับรหัส ASCII สำหรับจดหมายขาเข้าแต่ละฉบับจากฟีดข่าวและแปดสำหรับรหัส ASCII สำหรับสตริงการค้นหา A) รูปที่ 1 เป็นภาพประกอบของเรื่องนี้มีการลงทะเบียนแสดงในสีชมพู, เครื่องกำเนิดไฟฟ้าเฟสแรกในสีฟ้าและเครื่องกำเนิดไฟฟ้าที่สองเฟสในสีเขียว ลูกศรสีดำและเส้นแสดงเส้นทางการป้อนข้อมูลสำหรับสตริงการค้นหา A และตัวเลขในช่องทางด้านซ้ายของรีจิสเตอร์แสดง (จากบนลงล่าง) รหัส ASCII ไบนารี่สำหรับ A (01000001) รหัสไบนารี ASCII สำหรับแต่ละบิตของแต่ละอักขระในฟีดข่าวจะถูกนำไปใช้ในลำดับเดียวกันกับลูกศรชี้สีแดง ถ้าเช่นที่แสดงในรูปที่ 1 ทั้งสองอินพุตสีแดงเหล่านี้ไปยังเครื่องกำเนิดไฟฟ้าฟังก์ชันตรงกับอินพุทสีดำที่เกี่ยวข้อง (บิตสตริงการค้นหา) เครื่องกำเนิดไฟฟ้าจะส่งออกเป็น 1 (การเชื่อมต่อขาออกคือสายสีน้ำเงินบน RHS ของเครื่องกำเนิดไฟฟ้า) . เอาท์พุทนี้จะป้อนไปยังเครื่องกำเนิดไฟฟ้าเฟสที่สองพร้อมกับเอาต์พุตจากเครื่องกำเนิดไฟฟ้าอื่น ๆ ทั้งหมดในเฟสแรก ถ้าทั้งสี่ปัจจัยการผลิตไปยังเครื่องกำเนิดไฟฟ้าเฟสที่สองเป็น 1 แล้วจะมีการส่งออก 1 (สายสีเขียวที่ RHS) ซึ่งระบุว่ามีการค้นพบจดหมาย A ในสตรีมข้อความ นี่เป็นตัวอย่างที่น่าสนใจ แต่แนวคิดพื้นฐานสามารถปรับขนาดได้เพื่อรองรับการค้นหาที่ซับซ้อนมากขึ้นซึ่งเกี่ยวข้องกับคำต่างๆที่ต้องอยู่ในระยะห่างที่กำหนดกัน หากเงื่อนไขนี้เป็นไปตามที่กำหนดแล้วข้อมูลจะถูกส่งผ่านไปยังรูปแบบอัลกอริทึมเพื่อกระตุ้นการกระทำบางอย่างเช่นการระงับการซื้อขายหรือการปรับขนาดชิ้นส่วนตำแหน่ง ความเท่าเทียมกันของ FPGAs เหมาะอย่างยิ่งกับการแยกวิเคราะห์ข้อความความเร็วสูงที่จำเป็นในสถานการณ์ที่คุณกำลังคัดกรองฟีดข่าวหลายฉบับสำหรับชุดคำหลักจำนวนมากที่เกี่ยวข้องกับหลักทรัพย์ที่อาจเป็นพัน ๆ คุณได้อธิบายเหตุผลบางประการเกี่ยวกับการชะลอการใช้ FPGA ในตลาดการเงิน แต่ก็ยังดูดีเกินกว่าที่จะเป็นจริง มีอุปสรรคค่าใช้จ่ายที่สำคัญใน FPGA ฮาร์ดแวร์โดยเฉพาะอย่างยิ่งเมื่อดูในแง่ของค่าใช้จ่ายในการประมวลผลต่อดอลลาร์ไม่ได้มีราคาแพงโดยเฉพาะ ในระดับรายการแผงบอร์ด FPGA ที่เชื่อมต่อกับ USB จากภายนอกจะเริ่มต้นที่ประมาณ 1000 ในขณะที่บอร์ดด้านบนสุดของบอร์ด FPGA PCI-X อาจมีค่าใช้จ่าย 10,000 เห็นได้ชัดว่าในทั้งสองกรณีคุณยังคงต้องคำนึงถึงค่าใช้จ่ายของคอมพิวเตอร์ที่ค่อนข้างต่ำต้อยที่บอร์ด FPGA จะเชื่อมต่อ อย่างไรก็ตามเมื่อพิจารณาว่าเซิร์ฟเวอร์ Opteron ของแบรนด์ชื่อสี่โปรเซสเซอร์ที่มีการระบุอย่างสมเหตุสมผลเริ่มต้นที่ประมาณ 9000 ค่าใช้จ่ายที่เกี่ยวข้องยังคงให้ความสำคัญกับ FPGA แม้แต่ช่วงกลางของ FPGA ที่ประมาณ 5000 ก็จะแสดงประสิทธิภาพที่สูงขึ้นอย่างมากในการประมวลผลข้อความที่เรากำลังคุยกันมากกว่าเซิร์ฟเวอร์ทั่วไปของเครื่องประมวลผลสี่ตัว ตัวเลือกของตัวประมวลผลร่วมสามารถแข่งขันกันได้เช่นโมดูลของ DRC Computers เริ่มต้นที่ประมาณ 4500 แต่อาจลดลงเมื่อเทียบกับเวลาที่เพิ่มขึ้นเป็น 3000 ซีพียู Celoxica HTX FPGA PCI สภาพแวดล้อมการออกแบบซอฟต์แวร์อาจเป็นอุปสรรคต่อค่าใช้จ่าย ชุดเครื่องมือการเขียนโปรแกรมสำหรับ FPGA มักเริ่มต้นในช่วง 40-50,000 ในขณะที่เสียงดังมากพวกเขามักจะซื้อโดย บริษัท อิเล็กทรอนิกส์เช่นผู้ผลิตโทรศัพท์มือถือผู้ที่สามารถตัดจำหน่ายค่าใช้จ่ายดังกล่าวในหลายร้อยหลายพันหน่วย ในทำนองเดียวกันสำหรับตัวแทนจำหน่ายนายหน้าพัฒนาอัลกอริทึมหลายตัวสำหรับลูกค้าของตนเองหรือลูกค้าที่ใช้งานนี้อาจไม่ใช่อุปสรรคสำคัญ แต่สำหรับหน่วยงานต่างๆเช่นกองทุนเฮดจ์ฟันด์ที่มีขนาดเล็กก็จะเป็นเช่นนั้น ข้อได้เปรียบในวันนี้คือเครื่องมือออกแบบ C-based ได้ลดเวลาในการออกแบบฮาร์ดแวร์และประสิทธิภาพเหล่านี้จะตรงไปกับการประหยัดค่าใช้จ่ายและการประหยัดต้นทุนในการออกแบบ จนถึงวันที่ไม่มีใครดูเหมือนจะพัฒนาราคาไม่แพงออกจากชั้นวางเครื่องมือ FPGA สำหรับการค้นหาสตริงข้อความและงานอื่น ๆ ที่เกี่ยวข้องกับการพัฒนาอัลกอริทึมและการซื้อขาย ความพยายามส่วนใหญ่ในพื้นที่นี้ยังคงมุ่งเน้นไปที่การเร่งซอฟต์แวร์ทางการเงินเกี่ยวกับรูปแบบความเสี่ยงหรือตัวเลือกแม้ว่าเรื่องนี้จะเปลี่ยนไปเมื่อโอกาสที่ FPGAs นำเสนอในการซื้อขายแบบอัลกอริธึมการค้าแบบอัตโนมัติจะได้รับความนิยมมากขึ้น รายการที่เป็นที่นิยม DTCC แอมป์ดิจิตอลแอสเซ็ทย้ายไปที่ขั้นตอนที่สองของการพิจารณาคดี blockchain ผู้ให้บริการ Blockchain SETL เปิดสำนักงานในปารีส Startupbootcamp เปิดตัวโครงการ FinTech ในเม็กซิโกข้อสงสัยใหม่เกี่ยวกับการควบกิจการของ LSE Deutsche Boerse ITG เปิดตัวโซลูชันบัญชี Payment Payment แบบเบ็ดเสร็จ CQG เชื่อมต่อกับ Warsaw Stock Exchange เพื่อซื้อขายสัญญาซื้อขายล่วงหน้า คัดลอกอัตโนมัติ Trader Ltd 2017 - ตามมาตรฐานกลยุทธ์การเร่งการบีบอัดตาม FPGA สำหรับระบบการซื้อขาย Forex Kim, SJ Lee, S. M. Jang, J. H. คิมเอสดี Lee, S. E. สถาปัตยกรรมการเร่งการทำธุรกรรมในเวลาสำหรับ RDBMS In: เทคโนโลยีขั้นสูงสมองกลฝังตัวและมัลติมีเดียสำหรับคอมพิวเตอร์ที่มุ่งเน้นมนุษย์, หน้า 329334 Springer, Netherlands (2014) Lee, S. E. Zhang S. Srinivasan, S. Fang, Z. Iyer, R. Newell D. เร่งความเป็นจริงที่เพิ่มขึ้นบนมือถือบนแพลตฟอร์มแบบใช้มือถือ ใน: IEEE Intl Conf. Computer Design (ICCD), หน้า 419426 (2009) Lee, S. E. Min, K. W. Suh, T. W. การเร่งฮิสโตแกรมของการเลียนแบบ desdeprient Oriented Gradient สำหรับการรับคนเดินเท้า คอมพิวเตอร์และวิศวกรรมไฟฟ้า 39 (4), 10431048 (2013) CrossRef Sukhwani, B. Abali, B. Brezzo, B. Asaad, S. การรวบรวมข้อมูลแบบ lossless ใน FPGAs สูง ใน: การประชุมทางวิชาการประจำปีครั้งที่ 19 ของ IEEE เกี่ยวกับเครื่องคอมพิวเตอร์ตั้งโต๊ะตามกำหนดการภาคสนาม (FCCM), หน้า 113116 (2011) Guha, R. Al-Dabass, D. การคาดการณ์ประสิทธิภาพของการคำนวณแบบคู่ขนานของสตรีมมิ่งแอพพลิเคชันบนแพลตฟอร์ม FPGA ใน: การประชุมวิชาการนานาชาติเรื่องการสร้างแบบจำลองและการจำลองแบบคอมพิวเตอร์ครั้งที่ 12, pp 579585 (2010) Lyer, R. Sirinivasan, S. Tickoo, O. ฝาง, Z. LLLikkal, R. Zhang, S. Chadha, V. StillWell, P. Lee, SE Cogniserve: สถาปัตยกรรมของเซิร์ฟเวอร์ที่มีลักษณะไม่เหมือนกันสำหรับการรับรู้ขนาดใหญ่ IEEE Micro 3 2031 (2011) Jang, J. H. Lee, S. M. คิมเอสดี Gwon, O. S. Ko, E. Lee, S. M. ชินเจว. Lee, S. E. เร่งระบบการซื้อขายแลกเปลี่ยนผ่านการบีบอัดบันทึกธุรกรรม ใน: การประชุมการออกแบบ SoC ระหว่างประเทศ 2014 (ISOCC), หน้า 7475 (2014) Abdelfattah, M. Hagiescu, A. Singh, D. Gzip บนชิป: การบีบอัดข้อมูลแบบ lossless ที่มีประสิทธิภาพสูงใน fpgas โดยใช้ opencl ใน: รายงานการประชุมระหว่างประเทศเกี่ยวกับ OpenCL 2013 amp 2014 ฉบับที่ 4 ACM (2014)